20191114_2019 RISC-V CON 北京场

最火的RISC-V持续发烧，未来CPU的局面将如何演变？RISC-V生态圈又会如何发展？就让晶心带您深入了解！

Andes RISC-V Con会议内容，包含RISC-V在市场发展的最新动向，亦分享针对人工智能及物联网的RISC-V解决方案，这将是您了解RISC-V趋势的最佳机会！

 

2019 RISC-V CON 北京场 

日期：2019年11月14日(四)
时间：13:30~17:30
地点：北京丽亭华苑酒店

活动网站 

Continue Reading20191114_2019 RISC-V CON 北京场

20191015_2019 RISC-V CON 硅谷场

最火的RISC-V持续发烧，未来CPU的局面将如何演变？RISC-V生态圈又会如何发展？就让晶心带您深入了解！

Andes RISC-V Con会议内容，包含RISC-V在市场发展的最新动向，亦分享针对人工智能及物联网的RISC-V解决方案，这将是您了解RISC-V趋势的最佳机会！

2019 Andes RISC-V Con 硅谷场 

日期：2019年10月15日

时间: 9:00~15:00

地点：美国硅谷 David’s Restaurant

活动网站

 点击相关主题即可下载演讲投影片。


 

 

Continue Reading20191015_2019 RISC-V CON 硅谷场

晶心推出N22商业等级RISC-V CPU FreeStart计划

AndesCore™ N22 RISC-V CPU IP整合了中断控制器、本地内存、
指令快取、除错支持和可选用的AHB平台

【台湾新竹】2019年6月24日──32/64位高效能、低功耗、精简CPU核心领导供货商晶心科技，采用其CPU芯片的总出货量于2018年超过一年10亿颗，今日宣布推出RISC-V FreeStart计划，提供各界可以简单又快速的方式得到商业等级RISC-V CPU核心N22来打造可靠的SoC。AndesCore™ N22是极精简、低功耗和高效能的入门级RISC-V CPU IP，现已开放免费下载。N22效能达同级别间最高的3.95 Coremark/MHz，并提供丰富的可配置功能，包括乘法器、中断控制器、本地内存、指令快取、除错支持和可选用的AHB平台。透过RISC-V FreeStart计划，无需CPU IP前期授权费用，工程师便能设计出基于RISC-V架构的SoC。

「RISC-V可被快速采用并创造高需求，尤其是MCU级别的应用。」晶心科技总经理林志明表示，「工程师需要小型、低功耗又高效能的商业等级RISC-V核心来打造多元的SoC。不像一般开源RISC-V CPU不仅功能有限、缺乏说明文件，还须先经SoC工程师验证；而采用商业等级的晶心科技N22 CPU便能跳过这些耗时又无法增加最终SoC价值的步骤，并将宝贵研发资源集中于提升产品价值。」

「N22 CPU是小型双级管线的32位RV32I/EMAC RISC-V CPU核心，具备16或32个一般用途缓存器、乘法器以及压缩指令。N22也支持许多独特可配置功能，例如硬件堆栈保护的StackSafe™、有效管理能源的PowerBrake、可有效精简程序代码技术的CoDense™、以及提升效能的本地内存和指令快取。」晶心科技技术长暨执行副总经理苏泓萌表示，「FreeStart计划亦提供一年的技术支持（需额外选购）和预先整合的AHB平台及常用的周边IPs，省下寻找供货商和整合设计的时间。除此之外，RISC-V FreeStart计划还能利用晶心科技全球下载量已超过1.5万次的专业软件开发环境AndeSight™ IDE，加速整体开发速度。AndeSight™ IDE现也开放免费下载，欢迎大家使用。」

供应状况
RISC-V FreeStart计划已正式推出，无论是产业人士、研究界或学界都欢迎参加并签署在线授权协议下载N22处理器来进行评估效能、实验、研究、出版论文、项目开发或推出原型产品(Prototyping) – 例如FPGA或芯片样品等等活动。FreeStart计划亦提供量产方案，让业界、研究机构和学术单位等都能设计商用芯片（需付权利金）或作为研究之用。设计团队亦能选购技术支持方案，此方案包括在线e-service技术支持、用于SoC整合的AHB平台RTL程序代码、以及一套Corvette F1 FPGA 开发板。欲了解更多信息，请至FreeStart.andestech.com或fs.andestech.com查询。

Continue Reading晶心推出N22商业等级RISC-V CPU FreeStart计划

晶心科技推出RISC-V多核心处理器及DSP指令集

【台湾新竹】晶心科技在其共同主持的RISC-V台湾地区研讨会上首度公开其32位A25MP和64位AX25MP RISC-V多核心处理器。 A25MP和AX25MP是第一款具备完整DSP指令集的商用RISC-V核心。经由具备高速缓存一致性管理 (cache-coherent)的多核心处理器，和基于晶心草拟并捐赠给RISC-V基金会的DSP指令集(RISC-V P-extension)，晶心科技提供了强大的解决方案以应对新市场并进一步丰富其RISC-V产品阵容。

使用多个处理器并行运作能使人工智能、先进驾驶辅助系统（ADAS）等需要高度运算能力的应用大幅提高性能。此外，硬件的高速缓存一致性管理让多核心CPU系统的软件设计工作大为简化。晶心推出的A25MP和AX25MP可支持多达四个CPU核心。它们在各CPU的第一级高速缓存之间维持有效率的缓存一致性、并包含可选配的共享第二级高速缓存控制器、也支持与无快取主控器间的内存一致性管理。A25MP和AX25MP具备对Linux对称多重处理（SMP）架构的支持，加上它们在被广泛使用的28奈米制程下能运行高达1.2GHz，这让RISC-V处理器的性能提升到更高的水平以应用到更广阔的市场。

对许多处理例如语音、音频和图像等数字讯号的嵌入式应用，仅通用型指令集是不够的，它们所需要的是高效能DSP指令集。为回应对RISC-V ISA中DSP功能的高度需求，身为RISC-V基金会的创始成员，晶心科技藉由担任RISC-V基金会P-extension专案群组(Task Group)的主席，并捐赠其已经过业界实证的DSP /SIMD指令集架构（ISA）来制定DSP指令集标准。晶心科技这次新推出的A25MP和AX25MP核心已支持P-extension初稿。尽管P-extension规格仍在初稿阶段，但其来源是晶心科技客户们过去数年已经量产近亿颗系统芯片、并成功通过市场考验的晶心自有DSP 指令集。晶心具DSP功能的处理器方案包括了编译程序、DSP 函式库和仿真器等完整支持工具。它们使用于多任务串接卷积神经网络(MtCNN)人脸侦测算法的PNet上时加速了超过7倍之多。当使用CIFAR-10这组常用于训练机器学习和计算机视觉算法的图像来执行图像分类性能评比测试时，它们更将性能提升了一个数量级以上。

「十多年来，晶心一直是CPU IP的主要供货商之一，也是RISC-V核心的领导供货商，其最新的N22系列和N25系列核心皆可满足对极精简和高性能RISC-V处理器不断增长的需求。」晶心科技总经理林志明表示，「目前已有超过150家公司获得了AndesCore™处理器IP的授权，而且采用晶心架构芯片全球累计出货量多达数十亿颗。」

晶心科技技术长暨资深执行副总经理苏泓萌博士进一步指出：「A25MP和AX25MP RISC-V多核心处理器的推出是晶心与RISC-V阵营的重大进展。基于晶心成功的处理器解决方案和深厚的开发能力，这些功能强大、具有复杂DSP和浮点指令的多核处理器IP让RISC-V架构在处理器产业中向前迈出了重要一步。更振奋人心的是，晶心的RISC-V解决方案自推出以来就迅速被业界采用。我们因此希望各个产业都能从这些RISC-V基金会以及晶心科技开创的发展中受益。」

随着A25MP和AX25MP的推出，先前已发布支持Linux和浮点运算的32位A25和64位AX25也同时升级支持DSP 指令集。另外晶心也推出了32位的D25F处理器；这是一款没有分页内存管理单元(MMU)和监督模式(S-mode)的25系列处理器，适合于处理不需要执行Linux的DSP应用。所有这些处理器IP都具有和25系列处理器相同的高效率管线架构，以及支持用于设计客制化指令的强大ACE工具。

欲了解更多关于多核心的A25MP/AX25MP、升级的A25/AX25、新推出的D25F、以及RISC-V P-extension DSP/SIMD ISA的最新发展，请参阅晶心官网 www.andestech.com或洽 sales@andestech.com。

Continue Reading晶心科技推出RISC-V多核心处理器及DSP指令集

晶心RISC-V系列处理器备受认可 2018年的许可协议成长幅度惊人

晶心于2018年签定21份RISC-V IP许可协议 横跨美国及亚洲多个国家 广泛涵盖多个应用领域

【台湾新竹】 32/64位嵌入式CPU核心领导供货商晶心科技 (TWSE: 6533)，提供RISC-V与其他系列的高效能、低功耗、小面积处理器核心，宣布自2017年第四季陆续面世的RISC-V处理器系列于2018年呈爆发式成长，全年授权案件数高速成长，已授权的RISC-V解决方案包含32位的N25F/A25及64位的NX25F/AX25。RISC-V开放式架构的热潮势不可挡，包含中国、台湾之亚太市场及美国市场均广为采用。在已签定的21份的RISC-V解决方案许可协议当中，超过三分之一授权予中国厂商，另三分之一为台湾厂商，其余许可协议分布在美国、韩国及日本。晶心与合作伙伴携手开发的产品应用十分广泛，包括区块链、通讯设备、指纹辨识、可编程逻辑门阵列、物联网、应用程序安全和固态储存设备。在RISC-V占据重要地位的人工智能则超过半数，可窥见人工智能的发展与RISC-V的成长息息相关之趋势。

RISC-V近年急速成长，更多的开发者加入以RISC-V架构开发各种应用。晶心科技之所以能够在各供货商中突出成为RISC-V市场的领导者，关键在于晶心很早就投入RISC-V架构开发。「客户对于RISC-V产品的高接受度，让我们感到非常振奋。」晶心科技总经理林志明先生表示，「我们很早就加入RISC-V基金会成为创始会员，因为那时我们便确信RISC-V处理器核心会成功商业化。除了快速掌握RISC-V的先机，晶心自主研发的成果也是迈向成功的重要元素。由于RISC-V架构与晶心原有的CPU IP产品的基础有不少相同之处，所以晶心在RISC-V基金会正式发布具体的指令集架构后，随即开发出RISC-V的32/64位处理器核心。」凭着多年来研发及供应CPU IP的丰富经验，晶心准确掌握客户对RISC-V处理器核心的真正需求，实现最大竞争优势。林总经理进一步指出：「晶心旗下的硅智财产品优势在于已经优化整体性能的CPU IP 上加以扩充，更进一步提升功能，例如:可降低峰值功率的PowerBrake、提高系统安全性的StackSafe™及缩减程序代码大小的CoDense™等。」

晶心RISC-V核心基于AndesStar™ V5架构，拥有单/双精度浮点数，支持高精度数学计算及适用于Linux应用的内存管理单元 (MMU)。除了充分发挥RISC-V指令集架构「精简、可模块化、可扩充」的优点，晶心更为客户提供客制化指令扩充功能，推动领域专用架构 (Domain Specific Architecture, DSA) 的设计。「透过晶心强大的Andes Custom Extension™ (ACE)，选用RISC-V解决方案的客户即可加入客制化指令扩充功能。」晶心科技技术长暨执行副总经理苏泓萌博士表示，「ACE可以针对客户的产品开发加入特定的扩充功能，有助突破应用设计瓶颈以及大幅提升执行时期效能。有别于其他不容许设计工程师在既有的CPU架构里添加指令的CPU IP供货商，晶心提供COPILOT (Custom-OPtimized Instruction deveLOpment Tool) 解决新增指令至CPU架构的难题──自动创建RTL指令、指令集仿真器、编译程序、组译器和除错器等工具的扩展功能。」

近年RISC-V市场的发展备受各界重视，当中以中国市场的反应最为显著。这股热潮将促进业界对RISC-V的接受度及认可，造就产业生态系统的蓬勃发展。

Continue Reading晶心RISC-V系列处理器备受认可 2018年的许可协议成长幅度惊人