Andes and MachineWare Collaborate on Early RISC-V Software Development for AndesCore™ AX45MPV

Aachen, Germany and Hsinchu, Taiwan, February 27th 2024
MachineWare GmbH and Andes Technology (TWSE:6533), a leading supplier of high-efficiency, low-power 32/64-bit RISC-V processor cores and Founding Premier member of RISC-V International announce an exciting new chapter in their collaboration, marked by a strategic partnership. This synergistic alliance is geared towards the highly innovative AndesCoreAX45MPV, a cutting-edge multi-core RISC-V vector processor tailored for AI workload acceleration and the application level. In this joint effort, MachineWare lends its support by seamlessly integrating the AX45MPV into their SIM-V high-performance simulation solution. This integration proves invaluable for software developers, enabling them to efficiently handle intricate AI and Linux stack related workloads. The result is a platform that streamlines development, testing, and software verification well in advance of physical prototypes emerging from the fabrication process. This partnership underscores the mutual commitment of MachineWare and Andes Technology to advancing processor technology.

Introducing SIM-V, an offering from MachineWare that holds immense value for developers in the RISC-V landscape. With SIM-V, developers gain the power to thoroughly test and verify their RISC-V-based systems and software applications long before first prototypes are back from the fab. At its core, SIM-V provides a fast Instruction Set Simulator (ISS) that supports all RISC-V standard extensions. One of SIM-V‘s notable strengths is its user-friendly customizability. Through a straightforward extension SDK, developers can swiftly integrate custom instructions, registers, and other elements into the simulator to get instant feedback on their design choices. What makes SIM-V truly special is its SystemC TLM-2.0 integration. This unique combination empowers users to seamlessly introduce their IP models into full system simulation environments, enhancing the versatility of the platform.

The AndesCore™ AX45MPV is a 64-bit 8-stage dual-issue multicore RISC-V vector processor. It incorporates RISC-V GCBP* (*P is a draft version) extensions, and supports SMP Linux with MMU (Memory Management Unit) and up to 48-bit virtual addresses. In addition, it can be configured to up to eight cores with a cache coherence manager and up to 8MB shared L2 cache memory in a cluster. The Vector Processing Unit (VPU) of the AX45MPV implements RISC-V Vector Extension (RVV) version 1.0. It supports configurations of up to 1024-bit vector width (VLEN) and datapath width (DLEN). The AX45MPV is excellent for computations involving large arrays of data such as computer vision, digital signal processing, image processing, machine/deep learning, and scientific computing.

Figure 1: Invoking SIM-V with the AX45MPV configuration.

“We are delighted to join forces with Andes to support the AX45MPV processor in SIM-V,” said Lukas Jünger, Managing Director at MachineWare. “The incorporation of the AX45MPV model enables our common customers to develop RISC-V Linux and AI software stacks and verify their functionality in minutes. This will eliminate bugs and elevate software quality all the while making the overall development process more efficient.”

“Andes’ collaboration with MachineWare is consistent with our continuous effort to broaden RISC-V ecosystem for easy adoption of high-performance simulation tools,” said Samuel Chiang, deputy marketing director of Andes Technology. “We are excited to come together with MachineWare to drive the expansion of the RISC-V ecosystem. And we believe RISC-V’s instruction set architecture will increase innovation and has the potential to transform the AI market.”

About MachineWare GmbH
Founded in 2022 in Aachen, Germany, MachineWare leverages decades of experience in system level simulation and high-performance simulation tooling. Visit https://www.machineware.de/ for more details.

About Andes Technology
Nineteen years in business and a Founding Premier member of RISC-V International, Andes is a publicly-listed company (TWSE: 6533; SIN: US03420C2089; ISIN: US03420C1099) and a leading supplier of high-performance/low-power 32/64-bit embedded processor IP solutions. Its V5 RISC-V CPU families range from tiny 32-bit cores to advanced 64-bit Out-of-Order processors with DSP, FPU, Vector, Linux, superscalar, automotive and/or multi/many-core capabilities. By the end of 2023, the cumulative volume of Andes-Embedded™ SoCs has surpassed 14 billion. For more information, please visit https://www.andestech.com . Follow Andes on LinkedInTwitterBilibili and YouTube!

About ANDES RISC-V CON
ANDES RISC- V CON is the annual RISC-V technology forum of Andes Technology. In 2024, the Hsinchu session will be held at Amazing Hall Yufeng on March 28; the Shanghai session will be held at DoubleTree by Hilton Hotel Shanghai – Pudong on April 9; the Shenzhen session will be held at Grand Mercure Shenzhen Oriental Ginza Hotel on April 11. The theme of this year is “ANDES RISC-V CON: Deep Dive into Automotive/ AI/ Application Processors and Security Trends.” It will introduce the flexible RISC-V that revolutionizes emerging applications and share Andes latest breakthroughs and innovations in RISC-V. Four popular applications will be focused on: AI, automotive electronics, security and RISC-V’s new field, application processor. Many RISC-V ecosystem partners, including TSMC, are invited to deliver talks and on-site demonstrations.

For more event details and free registration, please visit the official website of the events:


About RISC-V
The RISC-V open architecture ISA is under the governance of RISC-V International. Visit https://riscv.org for more details.


MachineWare Contact
Lukas Jünger, Managing Director
E-mail: lukas@mwa.re

Andes Technology Contact
Jonah McLeod, Press Contact, Andes Technology
Tel: +1-510-449-8634
E-mail: Jonahm@andestech.com

Continue ReadingAndes and MachineWare Collaborate on Early RISC-V Software Development for AndesCore™ AX45MPV

Imperas獲頒晶心科技2023年度合作夥伴榮譽

Imperas為晶心科技客戶提供支援晶心RISC-V處理器IP的快速處理器模型而獲獎

【英國牛津】— 2024年1月23日 — RISC-V模擬解決方案領導者Imperas今日宣布,高效能低功耗32/64位元RISC-V處理器核心領導供應商,同時也是RISC-V 國際協會創始首席會員的晶心科技,頒贈Imperas為2023晶心年度合作夥伴。自2017年以來,Imperas一直與晶心科技合作,為晶心科技全系列RISC-V處理器IP提供快速、指令精確的模型,並獲得晶心科技的認證,將Imperas的模型作為晶心科技處理器核心的參考模型。

虛擬平台(軟體模擬)是現今的一種主流技術,用於早期軟體開發(shift-left software development),同時亦可在晶片tape-out後(after silicon)進行全面、自動化的軟體測試。成功部署虛擬平台的關鍵要素是高品質的模型,特別是處理器的模型。此外,這些模型需要與一系列產業標準工具和設計流程相契合,其中包括了SystemC和硬體模擬器(hardware emulators)。而Imperas針對晶心科技處理器IP所最佳化的快速處理器模型—ImperasFPMs (ImperasFPMs)即滿足這些要求。

晶心科技提供了各式RISC-V CPU,從小型微處理器(microprocessors)到支援RISC-V 數位訊號處理、浮點運算和向量擴展的多發射、亂序處理管線多核心應用處理器(multi-core applications processors)。晶心科技同時還是第一家開發完全符合ISO 26262標準的車規SoCs RISC-V處理器的公司,包括ASIL-B功能安全標準的認證。除此之外晶心科技的處理器還可滿足高性能人工智慧/機器學習AI/ML的應用需求。

Imperas與晶心的成功合作案例包括了一個具有複雜多核心AI加速器的超大規模運算客戶。該客戶最初在其專案中使用Imperas技術進行指令集架構探索。接著,他們事先在Imperas虛擬平台上使用了快速模擬晶心處理器的ImperasFPMs開發了軟體,並在收到晶片後的一周內即驗證了完整的軟體堆棧(software stack)運行。

「Imperas提供了高品質、快速的模擬模型,使我們的客戶能夠在晶片tape-out之前,開發高度複雜的軟體堆棧,縮短了上市時間並降低風險。」 晶心科技美國分公司總經理蕭明富博士表示,「這個獎項是對晶心科技和Imperas堅強夥伴關係的肯定。」

「作為RISC-V國際協會的創始會員,晶心科技從一開始就推動了RISC-V指令集架構的規範,他們的IP為社群定訂了非常高的標準,」Imperas的CEO Simon Davidmann表示,「我們已經透過Imperas的模型,提供晶心科技客戶近七年的支援。我們深感榮幸能夠獲得年度合作夥伴獎,因為這肯定了整個團隊的努力和貢獻。」

如何獲得
現在可透過www.OVPworld.org取得模擬晶心科技處理IP產品組合的Imperas模型。也可透過經核可的EDA銷售合作夥伴取得Imperas的RISC-V參考模型。深入了解此選項,請聯繫Imperas或您自選的EDA供應商。

關於OVPworld.org
Imperas的模擬和建模技術支持超過12種指令集和300多個處理器模型。 OVPworld(Open Virtual Platforms)致力於讓軟體虛擬平台在嵌入式軟體開發中變得簡單又無所不在。隨著硬體越來越複雜,嵌入式軟體也變得越來越複雜,並需要一些新的工具來應對。軟體虛擬原型(prototypes),實現嵌入式軟體的模擬、驗證和除錯,是提高嵌入式軟體開發效率的關鍵技術。

OVP模型通常在Apache 2.0開源許可證下發布,包括來自OVP用戶社群的參考平台、範例和其他協作專案。OVPworld成立已有十多年的歷史,支持了成千上萬的用戶,包括商業和學術用戶。OVPworld.org是免費註冊的網站,學術和非商業使用者可免費使用,商業使用者可以免費試用90天。

關於Imperas
Imperas是RISC-V處理器模型、硬體設計驗證解決方案和軟體模擬的領導供應商。Imperas和開放虛擬平台(OVP)促進了開源模型的可用性,包含一系列處理器、IP供應商、CPU架構、系統IP及處理器和系統的參考平台模型,參考平台模型的部分從簡單的單核裸機(bare metal)平台到啟動 SMP Linux 的全異構多核系統。所有支援模型都可從Imperas網站www.imperas.com和開放虛擬平台(OVP)網站 www.ovpworld.org取得。

有關Imperas的更多資訊,請參閱www.imperas.com 。關注Imperas的LinkedInTwitter @ImperasSoftware和YouTube

【關於Andes RISC-V CON Webinar】
釋放RISC-V的無窮潛能:Andes系列處理器的全面解決方案
歡迎加入我們的網路研討會,我們將深入探討 RISC-V架構的無窮可能性,並聚焦於Andes提供的全面解決系列方案。探索這些尖端的RISC-V CPU如何在車用和人工智慧領域重塑運算格局與推動創新。我們的講者將帶領您深入瞭解 Andes系列產品的特點、優勢和實際應用,展示其解鎖 RISC-V技術的全部潛力。無論您身處車用相關行業還是人工智慧領域,這場網路研討會將是您瞭解 Andes系列解決方案的絕佳機會。發掘如何借助 Andes 的產品,將您的專案提升至新的高度。走過路過不要錯過,與我們一起站在 RISC-V進步的尖端,探索前方的無限可能!

免費報名: https://zoom.us/webinar/register/WN_J_7GD8sVS7eBftxKiVHiPw


關於晶心科技 (Andes Technology)
晶心科技股份有限公司於2005年成立於新竹科學園區,2017年於臺灣證交所上市 (TWSE: 6533;SIN: US03420C2089;ISIN: US03420C1099)。晶心是RISC-V國際協會的創始首席會員,也是第一家推出商用RISC-V向量處理器的主流CPU供應商。為滿足當今電子設備的嚴格要求,晶心提供可配置性高的32/64位元高效能CPU核心,包含DSP、FPU、Vector、超純量 (Superscalar)、亂序執行 (Out-of-Order)、多核心及車用系列,可應用於各式SoC與應用場景。晶心並提供功能齊全的整合開發環境和全面的軟/硬體解決方案,可説明客戶在短時間內創新其SoC設計。截至2022年底,嵌入AndesCore™ 的SoC累積總出貨量已達120億顆。更多關於晶心的資訊,請參閱晶心官網https://www.andestech.com 。追蹤晶心最新消息:LinkedInTwitterBilibili以及YouTube

所有商標或註冊商標均為Imperas Software Limited或其各自持有人的財產。

Continue ReadingImperas獲頒晶心科技2023年度合作夥伴榮譽

晶心科技正式推出AndesCore™ AX65 全新RISC-V亂序執行、超純量、多核心處理器

【台灣新竹】2024 年 1 月 16日  –  高效率、低功耗、32/64 位元 RISC-V 處理器核心的領先供應商和 RISC-V 國際協會創始首席成員晶心科技,宣布全面推出高性能AndesCore™ AX65–亂序執行、超純量、多核心處理器IP。 AX65 是高效能亂序處理 AX60 系列中的首款產品。AX65配備了 13 級流水線、4-wide解碼、8-wide亂序執行,目標市場為Linux平台上主應用處理器、網路和高階控制器。並於2023年12月獲得了 EE Times Asia 頒發的「年度最佳 IP/處理器」獎項。

晶心科技在嵌入式控制器和高效能AI向量處理器方面取得了很大成功。隨著RISC-V生態系統在Linux應用的日趨成熟,對於通用性的高效能RISC-V處理器之需求不斷增加。 應此時機,晶心科技推出AX65,同時強化AndesCore™ CPU產品全陣容,可涵蓋從低功耗嵌入式解決方案,到高階亂序執行處理器。對於開發複雜 SoC 的客戶,現在可以使用 AX65 作為主要 Linux 應用處理器,並使用 AX45MPV/NX27V 進行向量/DSP 處理,亦或使用 N25/N225 處理器作為資源和電源管理器。 透過AndesCore™ CPU系列中的完整陣容,客戶能夠簡化其開發流程,同時受益於整合支援,並大幅降低開發成本。

AX65 在採用 12奈米製程時,運行速度可超過 2.0GHz,SpecInt2006 得分為每 GHz 8.25 分,憑藉高效的記憶體子系統結構,其整體性能優於 Cortex A75。AX65最多可同時支援高達 8 核心,最大可共享 8MB的快取記憶體並支援快取一致性。AX65 完全符合 RISC-V RVA22 之要求,可確保與 RISC-V 生態系統內的作業系統和軟體的相容性。在安全性方面,AX65 支援增強型 PMP (ePMP) 以進一步保護記憶體存取,並支援 K指令集擴展(純量加密),以加速 AES 和 SHA 的加密操作。 同時,為了在 Linux 作業系統上運行,AX65 支援 VIPT L1 指令快取、SV48 虛擬位址空間,和具有同步硬體page walkers的 2 級 TLB (Translation Lookaside Buffer)。 它還結合了最先進的分支預測機制(branch prediction),具有TAGE-L 演算法、返回位址堆疊(return address stack),和 2 級分支目標緩衝區(2-level branch target buffer)。AX65作為主控制應用處理器,可應用的範圍包括Wi-Fi、5Gnr 和O-RAN 等網路應用,以及邊緣運算、工業電腦及嵌入式應用。

「AX65 是晶心科技的第一個推出之亂序執行處理器。」晶心科技總經理暨技術長蘇泓萌博士表示。「與廣受歡迎的 45 系列處理器相比,它在 SPECint2006 上帶來了超過 100% 的效能提升。AX65 的成功推出,標誌著Andes在處理器系列效能的飛躍式提升。 憑藉著這個 OoO 架構,我們現在可以著眼更多高效能的目標市場,例如:人工智慧AI/ML、多媒體、網路應用和高階儲存中的主處理器。 對晶心科技來說,是一件非常令人興奮的事。」

「在所有的RISC-V IP供應商中,晶心科技推出了第一款支援數位訊號處理DSP的處理器—D25F、推出了第一款向量處理器—NX27V,也推出第一款完全符合ISO 26262的功能安全車規處理器—N25F-SE,它們都在市場上有非常出色的表現。」晶心科技董事長暨執行長林志明表示。「儘管我們不是第一個推出亂序執行處理器的公司,但我們還是以穩健的速度進行了發展與發布。這樣的穩健步伐,使晶心不需要常常改組我們的團隊。客戶可以信賴Andes,視我們為長期供應商和合作夥伴,滿足他們所有 RISC-V 處理器的需求。」

自 2023年8 月以來,亞洲、歐洲和美國均有客戶持續對 AX65進行評估。目前已有多媒體和人工智慧/機器學習領域的客戶獲得授權。 現在支援 Linux 和 RTOS 的 AX65 及其開發工具已正式導入市場,可立即提供一般性授權使用。

關於晶心科技(Andes Technology)
晶心科技股份有限公司於2005年成立於新竹科學園區,2017年於臺灣證交所上市 (TWSE: 6533 SIN: US03420C2089ISIN: US03420C1099)。晶心是RISC-V國際協會的創始首席會員,也是第一家推出商用RISC-V向量處理器的主流CPU供應商。為滿足當今電子設備的嚴格要求,晶心提供可配置性高的32/64位元高效能CPU核心,包含DSP、FPU、Vector、超純量 (Superscalar)、亂序執行 (Out-of-Order)、多核心及車用系列,可應用於各式SoC與應用場景。晶心並提供功能齊全的整合開發環境和全面的軟/硬體解決方案,可説明客戶在短時間內創新其SoC設計。截至2022年底,嵌入AndesCore™ 的SoC累積總出貨量已達120億顆。更多關於晶心的資訊,請參閱晶心官網https://www.andestech.com。追蹤晶心最新消息:LinkedInFacebookTwitterBilibili以及YouTube

Continue Reading晶心科技正式推出AndesCore™ AX65 全新RISC-V亂序執行、超純量、多核心處理器