Read more about the article 晶心科技營業額連續七年成長 年度收入已突破十億新臺幣

晶心科技營業額連續七年成長 年度收入已突破十億新臺幣

據SHD市場報告顯示，晶心科技是RISC-V CPU IP的No.1供應商

【台灣新竹】 2024年3月21日】-晶心科技(TWSE:6533)自2017年首次公開發行以來，在過去七年間營業額成長了5倍，鞏固了其作為處理器IP領域領導企業的地位。晶心投入資金及研發人力加快高階產品面世，確保長期競爭力及保持市場領先地位，預計具有競爭力的產品組合將創造下一波營收高峰。

憑藉對市場動態和技術趨勢的密切觀察及果斷的決策，晶心科技靈活調整其戰略定位，並抓住新興機遇。例如將其第三代自有指令集架構AndeStar™ V3，在2016年升級第五代AndeStar™ V5時，引入RISC -V架構。或者在RISC-V 打入主流ISA架構的趨勢出現後，決定加速推出高階產品以搶佔相關市場如AI加速、RISC-V車用、以及應用處理器晶片設計。在2023年，半導體產業面臨庫存壓力的狀況下，內嵌AndesCore™的SoC累計出貨量仍突破了140億顆。根據2024年1月發布的SHD行銷報告，晶心科技在RISC-V IP供應商中，市場占有率高達30%，為全球第一大RISC-V CPU IP供應商。

SHD report

(圖片來源: SHD 2024 RISC-V Market Analysis)

2023年，晶心科技多元化的產品組合引起了市場的強烈共鳴，並促進了其業績的持續增長。晶心科技成功推出市場上第一個RISC-V向量處理器-AndesCore™ AX45MPV，以及N25F-SE–引領RISC-V行業革命、ISO 26262全面合規的車規核心。晶心科技亦進軍應用處理器市場，推出了高階的亂序處理器（OOO）-AndesCore™AX65，並針對精簡、高效和安全的應用，發布了AndesCore™ D23 和AndesCore™ N225。在CPU IP之外，晶心還建立了新的AI產品線AndesAIRE™ (Andes AI Runs Everywhere)，為邊緣和端點推理提供了全面的硬體及軟體人工智慧整合解決方案。

晶心科技對客戶滿意度的堅定承諾強化了與客戶的關係，並了深化了其領導市場的地位。晶心產品的潛在市場涵蓋廣泛，包括AI/ML、5G通訊、FPGA、影像處理、物聯網、微控制器/微處理器、感測器、儲存、TDDI和無線連接。

展望未來，晶心科技將持續致力於創新、客戶滿意度以及不斷適應動態CPU IP授權市場。 以下是驅動晶心成長的一系列關鍵因素：
人工智慧和高效能運算應用的擴展：人工智慧和高效能運算（HPC）應用的需求持續增長，加上對專用SoC的需求，是晶心的主要推動力之一。提供配備ACE™(Andes Automated Custom Extension)的處理器，滿足 AI 和 HPC 工作負載大量且嚴格的要求，為晶心的市場成長做出了重大貢獻。

對車規級(ISO 262626) SoC的需求增加：隨著汽車電子產業的快速發展，對符合ISO 262626標準的車規級SoC的需求不斷增加。晶心科技把握了這一趨勢，積極滿足對車規級解決方案的增長需求。通過提供專為滿足汽車行業嚴格安全和可靠性要求的處理器，晶心科技的產品已處在RISC-V市場之領先地位，領先完成多項認證，可滿足這個日益擴張中的市場，進一步提高其成功量產率及市場滲透率。

RISC-V生態系統的日趨成熟：通過積極參與RISC-V 國際協會和開發社群，並作為最高等級會員及活動贊助商，晶心科技為RISC-V生態系統的快速擴展做出貢獻。 透過這些努力，晶心始終處於RISC-V開發的最前線，促進了一個對公司自身和RISC-V生態系都有利的良性循環。

多核異構SoC的興起：從人工智慧物聯網、邊緣計算和資料中心等各個新興領域的應用結構的日益複雜，導致了多核異構SoCs的成長。晶心科技的策略重點是開發多樣化的產品組合，以符合多核異構SoCs的需求。晶心多樣化CPU IP 組合提供了當今應用程式需求的性能和靈活性。

「晶心科技過去七年的持續成長，印證了我們引領行業趨勢的堅定決心以及對客戶的承諾，」晶心科技董事長暨執行長林志明表示。「我們仍然致力於透過尖端解決方案塑造 CPU IP 授權市場的未來。」

「晶心科技以『驅動創新』為座右銘，制定未來之產品路線圖。一方面，我們正在開發突破性能極限的高端產品；另一方面，我們繼續提供強大的精簡型處理器，以提高能效和安全性。」 晶心科技總經理暨技術長蘇泓萌博士提到。「將我們的專業知識與這個不斷發展的行業的需求相結合，我們傑出的團隊以及與客戶的有效合作將繼續推動我們前行，塑造未來高性能、高效率的運算，滿足汽車SoC嚴格的安全要求，並實現不斷湧現的人工智慧需求。」

 

關於Andes RISC-V CON新竹場
Andes RISC-V CON是由晶心科技主辦和合作夥伴贊助的年度RISC-V技術論壇。2024年，新竹場將於3月28日於新竹晶宴會館御豐館舉行。2024年的主題是【深探車用、AI、應用處理器與安全技術趨勢】，將介紹RISC-V市場動態及發展趨勢，並分享晶心如何協助RISC-V生態系統實現創新技術的多樣化應用。本次展示重點將放在四個產業高度關注的應用領域上：人工智慧/機器學習、汽車電子、應用處理器和資安。本次研討會邀請到眾多RISC-V生態系夥伴進行專題演講及現場展示。
欲瞭解更多資訊，請查看Andes RISC-V CON的官方網站http://bit.ly/andes2024 或https://www.andestech.com/Andes_RISC-V_CON_2024_TW/

關於晶心科技(Andes Technology)
晶心科技股份有限公司於2005年成立於新竹科學園區，2017年於臺灣證交所上市（TWSE: 6533 SIN: US03420C2089; ISIN: US03420C1099）。晶心是RISC-V國際協會的創始首席會員，也是第一家推出商用RISC-V向量處理器的主流CPU供應商。為滿足當今電子設備的嚴格要求，晶心提供可配置性高的32/64位元高效能CPU核心，包含DSP、FPU、Vector、超純量（Superscalar）、亂序執行（Out-of-Order）、多核心及功能安全系列，可應用於各式SoC與應用場景。晶心並提供功能齊全的整合開發環境和全面的軟/硬體解決方案，可説明客戶在短時間內創新其SoC設計。截至2023年底，嵌入AndesCore™ 的SoC累積總出貨量已達140億顆。欲瞭解更多資訊，請訪問  https://www.andestech.com 。
請立即透過LinkedIn、X、Bilibili以及YouTube追蹤晶心最新消息。

Continue Reading晶心科技營業額連續七年成長 年度收入已突破十億新臺幣
Read more about the article 晶心科技將於3/28舉辦年度研討會ANDES RISC-V CON</br> 看好RISC-V於AI、車用電子、應用處理器及安全技術的市場動向

晶心科技將於3/28舉辦年度研討會ANDES RISC-V CON
看好RISC-V於AI、車用電子、應用處理器及安全技術的市場動向

【台灣新竹】— 2024年3月21日 — 近年來，RISC-V 在車用電子、資安技術和人工智慧等先進領域正經歷快速擴展，在高階應用處理器的發展也備受期待。根據市場研究機構SHD Group預測，到2030年，基於 RISC-V 的 SoC 出貨量將急遽增加至162億顆，相應營收更預計達到920億美元，複合年增長率分別高達44%和47%。由此可知， RISC-V 架構的顯著增長趨勢，進一步推動了一場技術革命的引爆。

隨著 RISC-V 成為市場主流解決方案，晶心深耕 RISC-V 領域多年，深刻了解其開放、精簡及可擴充的彈性配置特性而深受眾多領導廠商青睞。作為 RISC-V CPU 核心的領導品牌，並且更深入探討 RISC-V 在各項應用場景的可能性，晶心科技於 3 月 28 日在新竹晶宴會館御豐館舉辦「晶心科技 RISC-V CON ：深探車用、AI、應用處理器與安全技術趨勢」年度研討會。活動將以實體與線上同步呈現，聚集行業專家和領導品牌，並深入介紹 RISC-V 在市場中的變動情形和未來發展趨勢。期待透過晶心豐富的經驗，協助生態圈夥伴一同發掘 RISC-V 的潛力，贏得競爭優勢。

晶心科技邀請到TSMC擔任開場嘉賓，展現Foundry廠對RISC-V生態系統的堅強支持。同時，晶心科技的董事長暨執行長林志明先生將以「RISC-V 豐富的解決方案帶來亮麗未來」為題，探討RISC-V指令集標準作為處理器矽智財、平台與軟硬體環境生態系統的基礎，導引了豐富的晶片與系統產品發展，在3A1S (AI, Application Processor, Automotive, Security) 的大會主題趨勢中所扮演角色，從而引領半導體產業亮麗的未來。

本次活動將深度探討應用處理器、車用電子、人工智慧和安全技術四大熱門應用領域市場與技術趨勢。首先，由晶心科技總經理蘇泓萌博士帶領，深入剖析RISC-V當作處理器在各主流應用的現況，並分享對高階及應用處理器市場RISC-V技術發展與機會的獨到見解。接著，隨著電動車技術的日趨成熟，晶心如何提供符合ISO26262全面合規之RISC-V設計，快速協助客戶進入車規市場。第三個主題將聚焦於AI領域，提供基於Transformer計算的硬軟整合解決方案。最後，研討會將深入探討資訊安全市場的趨勢，並闡述在RISC-V框架下建構可信執行環境的方法。

ANDES RISC-V CON新竹場也邀請到眾多RISC-V生態夥伴參與專題演講及現場展示，包括全球領先的NAND快閃記憶體控制器IC和儲存解決方案提供商群聯電子（Phison）、DDR與安全設計IP的授權大廠Rambus、自動化程式碼分析和軟體測試廠商LDRA，和嵌入式軟體開發工具領導供應商Tasking，均以專題演講方式分享其在RISC-V領域的最新應用。此外，其他參與本次活動的夥伴還包括電子設計領域的翹楚Cadence、編譯器軟體大廠IAR、eFPGA IP的領先供應商Menta、業內知名EDA解決方案專家S2C、嵌入式解決方案的系統整合廠商新華電腦，以及主導並協助RISC-V 產官學界合作的台灣RISC-V聯盟等，都將於現場展示其基於RISC-V技術開發的最新產品與解決方案。這絕對是一場不容錯過的RISC-V盛會，敬請立即線上免費報名。

活動網頁:  http://bit.ly/andes2024

實體場報名: https://bit.ly/andes2024a

線上場報名: https://bit.ly/Andes2024b

關於Andes RISC-V CON新竹場

Andes RISC-V CON是由晶心科技和合作夥伴贊助的年度RISC-V技術論壇。2024年，新竹場將於3月28日於新竹晶宴會館御豐館舉行。2024年的主題是【深探車用、AI、應用處理器與安全技術趨勢】，將介紹RISC-V市場動態及發展趨勢，並分享晶心如何協助RISC-V生態系統實現創新技術的多樣化應用。本次展示重點將放在四個產業高度關注的應用領域上：人工智慧/機器學習、汽車電子、應用處理器和資安。本次研討會邀請到眾多RISC-V生態系夥伴進行專題演講及現場展示。

欲瞭解更多資訊，請查看Andes RISC-V CON的官方網站http://bit.ly/andes2024 或https://www.andestech.com/Andes_RISC-V_CON_2024_TW/

 關於晶心科技（Andes Technology)

晶心科技股份有限公司於2005年成立於新竹科學園區，2017年於臺灣證交所上市（TWSE: 6533 SIN: US03420C2089; ISIN: US03420C1099）。晶心是RISC-V國際協會的創始首席會員，也是第一家推出商用RISC-V向量處理器的主流CPU供應商。為滿足當今電子設備的嚴格要求，晶心提供可配置性高的32/64位元高效能CPU核心，包含DSP、FPU、Vector、超純量（Superscalar）、亂序執行（Out-of-Order）、多核心及功能安全系列，可應用於各式SoC與應用場景。晶心並提供功能齊全的整合開發環境和全面的軟/硬體解決方案，可説明客戶在短時間內創新其SoC設計。截至2023年底，嵌入AndesCore™ 的SoC累積總出貨量已達140億顆。欲瞭解更多資訊，請訪問  https://www.andestech.com 。請立即透過LinkedIn、X、Bilibili以及YouTube追蹤晶心最新消息。

Continue Reading晶心科技將於3/28舉辦年度研討會ANDES RISC-V CON
看好RISC-V於AI、車用電子、應用處理器及安全技術的市場動向

晶心科技推出全新產品線AndesAIRE™
對邊緣與終端裝置人工智慧推論提供極高效率解決方案

【台灣新竹】— 2023 年 5 月 15日 —32/64位元、高效能低功耗的RISC-V處理器核心領導供應商暨RISC-V國際協會創始首席會員晶心科技今日宣佈全新產品線 AndesAIRE™ 或 Andes AI Runs Everywhere 正式上市，該解決方案為邊緣及終端裝置人工智慧推論提供極高的計算效率。AndesAIRE™ 包含首代人工智慧和機器學習（AI/ML）硬體加速器智慧財產（IP）AndesAIRE™ AnDLA™ I350（Andes Deep Learning Accelerator），以及神經網路軟體開發套件 AndesAIRE™ NN SDK。

隨著人工智慧和機器學習（AI/ML）應用的爆炸性成長，高效能與高效率深度學習解決方案的需求不斷增加。在此需求下，由於邊緣和終端運作環境嚴格的功耗限制，使得僅僅依賴CPU架構變得困難。針對這樣特別的挑戰，晶心科技推出AndesAIRE™ AnDLA™ I350，提供行業領先的高效率、低功耗和小面積，非常適合廣泛應用於邊緣推論應用，包括智慧物聯網裝置和智慧相機，到智慧家電和機器人等應用。

AndesAIRE™ AnDLA™ I350 建立在晶心科技過去18年來CPU 技術中累積的計算加速經驗，並提供了一個高效能的AI/ML加速平台。該解決方案支持主流的深度學習框架，例如 TensorFlow Lite、PyTorch 和 ONNX，以及在 int8 資料類型中執行多種神經網路算子，例如convolution, fully-connect, element-wise, activation, pooling, channel padding, upsample, concatenation等。此外，AnDLA™ I350 內部配置直接記憶體單元（DMA）和本地記憶體（local memory），以發揮硬體計算引擎的最佳計算能力。而operator fusion技術也是其特色之一，能更有效地執行常見的計算序列。AnDLA™ I350主要可配置參數包括從 32 到 4096 MAC 計算能力， 16KB 到 4MB 的SRAM 大小，為廣泛的應用提供64 GOPS 到 8 TOPS（在1 GHz下）靈活計算能力。

AndesAIRE™ NN SDK 是一套全面的軟體開發套件，可用於端到端（end-to-end）的開發與部署。它包括以下部分：

  • AndesAIRE™ NNPilot™: 神經網路優化工具套件
  •  AndesAIRE™ TFLM for AnDLA™：專為 AnDLA™ 優化的TensorFlow Lite for Microcontrollers框架
  • AnDLA™ driver and runtime
  • NNPilot™ 可自動分析輸入的神經網路模型，進行模型剪枝（pruning）和模型量化（quantization），根據硬體配置產生 AnDLA™ 可執行文件，並於 TFLM 框架下進行模型推論。
  • NNPilot™ 還會生成樣本 C 代碼，在主機的裸機環境中調用 AnDLA™ 驅動程式。

為因應不斷進展與快速發展的人工智慧技術，晶心科技致力於開發可擴充的人工智慧子系統，能完美結合AndesAIRE™ AnDLA™、AndesCore™ RISC-V CPU和Andes Custom Extension™ （ACE）。在此子系統中，人工智慧工作負載中大部分結構化與計算耗時的部分將有效率的在 AnDLA™ 中計算，而如非線性函數等較不結構化的計算可以通過RISC-V DSP/SIMD或Vector指令擴展的處理器中進行計算。其中ACE 是 CPU 和 AnDLA™ 之間進行高效數據傳輸的重要關鍵，能減少了大量記憶體頻寬和功耗，並同時大幅提高了硬體利用率。ACE 還可以針對特定領域計算設計客製化指令，例如數據的前與後處理，來進一步提升處理效能。除了硬體智慧財產（IP） 的可擴充性外，晶心科技不斷投入開發軟體 AndesAIRE™ NN SDK 和 AndesAIRE™ NN Library，使得已量產的SoCs可以因應未來人工智慧演算法的演進。自 2021 年以來，晶心科技每年於其計算函式庫中增加了超過一百個函式，並且將持續優化和擴充新功能到 NN SDK 和 NN library 中。

「晶心科技非常高興推出我們人工智慧和機器學習（AI/ML）解決方案的新產品系列，包括AndesAIRE™ AnDLA™ I350和AndesAIRE™ NN SDK。這是一款包含傑出效能的硬體以及專為邊緣和端點人工智慧推論設計的端到端軟體解決方案，」晶心科技總經理暨技術長蘇泓萌博士表示。「透過AndesAIRE™，我們賦予開發人員和創新者打造高擴充性和面向未來的AI/ML的晶片和應用。」

「AndesAIRE™ 產品線展現了我們對於AI/ML的市場願景。」 晶心科技市場處資深技術經理王庭昭表示，「透過融合 RISC-V 處理器、AnDLA™ 和 ACE 的優勢而成的一個人工智慧子系統，可充分平衡效能、功耗和面積，提供客戶極具競爭力的解決方案。不僅如此，RISC-V 處理器和 NN 軟體棧確保了彈性，而豐富的擴充性也讓客戶為其AI/ML特定應用建立出獨特的價值。」

AndesAIRE™ AnDLA™ I350和AndesAIRE™ NN SDK現在正開放早鳥授權專案。欲獲得更多資訊，請訪問晶心科技網站：http://www.andestech.com/en/products-solutions/andesaire-ai/。

【關於Andes RISC-V CON】
晶心科技年度RISC-V技術論壇，2023年場次包括於5/16於新竹國賓飯店，5/23於上海博雅酒店，5/25於北京麗亭華苑酒店等地實體舉辦。本年以「RISC-V重塑世界， 翻轉AI、車用電子、ANDROID戰略佈局」為題。介紹改變新興運算面貌的RISC-V靈活優勢，並分享晶心協助RISC-V生態系實現多元應用的創新技術。本次活動將聚焦三個熱門應用領域，包括人工智慧、車規電子以及RISC-V新踏入之Android領域，並邀請到眾多RISC-V生態夥伴進行專題演講及現場展示。免費報名及議程請參閱活動官網:
5/16(二)新竹場https://www.andestech.com/Andes_RISC-V_CON_2023_TW/ 。
5/23(二)上海場、5/25(四)北京場 https://www.andestech.com/Andes_RISC-V_CON_2023_CN/。

 

Continue Reading晶心科技推出全新產品線AndesAIRE™
對邊緣與終端裝置人工智慧推論提供極高效率解決方案

耐能智慧邊緣運算晶片KL530進入量產 晶心RISC-V D25F處理器協助提升算力
共同實踐「AI 無處不在」之願景

【美國加州聖地亞哥】 2021年11月4日，邊緣運算(Edge AI)解決方案領導廠商耐能智慧(Kneron)與32/64位元RISC-V嵌入式處理器核心領導供應商晶心科技(TWSE: 6533; SIN: US03420C2089; ISIN: US03420C1099)，今日共同宣布耐能智慧下世代AI智慧邊緣運算晶片KL530已正式量產。KL530採用晶心的D25F處理器，它包含高效的流水線、強大的Packed-SIMD DSP 擴充指令及符合 IEEE754 的高性能單/雙精度浮點RVFD擴充指令集。

KL530是耐能智慧的最新型異構AI晶片，採用全新的NPU架構，它是業界中第一個支持INT4精度和Transformer運算的產品。相比其它晶片，KL530具有更高的運算效率及更低功耗。這款AI 晶片內嵌RISC-V CPU並具備強大的影像處理能力和豐富的介面，能進一步促進邊緣智慧晶片在ADAS、AIoT等方面的應用。KL530算力達1 TOPS INT 4，在同等硬體配置下INT 8的處理效率提升高達70%，其可重構NPU設計搭配RISC-V D25F核心的高效能運算，可支持CNN、Transformer、RNN Hybrid等多種AI模型，還有智慧ISP可基於AI優化圖像品質、強力Codec實現高效率多媒體壓縮，並且冷開機時間低於500ms，平均功耗低於500mW。

D25F CPU 是 AndesCore™ 25 系列中被廣泛使用的核心之一，它支援 RISC-V P擴充指令集標準草案(RISC-V P-extension ISA draft)，可在一條指令中高效地同時處理多筆資料。晶心是P擴充指令集的原始架構者，並在RISC-V 國際協會之任務組主導其規格制訂。D25F 提供完整的開發工具，包括根據向量資料格式自動生成 SIMD 指令的編譯器、優化的DSP函式庫、神經網絡函式庫和近精確週期模擬器。D25F在常用的機器學習演算法上能提供近9倍的加速，包括 Tensorflow 關鍵字識別、CIFAR10 圖形分類和 P-net 物件偵測等。

「耐能擁有獨特的可重組式架構，可以輕鬆融入不同的卷積神經網絡(CNN)而不需對設計需求妥協，從而無縫、精確地應用於各種 AI 模型。」耐能智慧創始人兼執行長劉峻誠表示。「晶心D25F CPU 核心和其強大的 DSP 指令及其軟體開發框架使耐能可以在不犧牲最佳功耗表現的條件下，最大限度地探索其領先同行之AI算法性能。這對我們的客戶至關緊要。我們很高興能與專注RISC-V領域並取得領先地位之計算專家晶心科技合作。憑藉晶心RISC-V核心和DSP解決方案，耐能能夠在很短的時間內，順利開發出這款尖端解決方案，我們非常自豪現在 KL530 已投入量產並開始服務我們的客戶。」

「我們很高興耐能智慧在經過一系列綜合評估後，選擇 D25F為KL530之CPU核心，」晶心科執行長暨RISC-V國際協會董事林志明表示：「D25F在產品特點、效能、核心面積、功耗等各項關鍵指標都表現優異。耐能領先同業，提供內嵌RISC-V核心之邊緣AI SoC解決方案，並快速推出KL530進入量產，展示了團隊的超高的效率。耐能的強大競爭力令人震驚。感謝耐能與晶心的密切合作，我們共同完成了極具競爭力的解決方案，並將加速人工智慧應用進入各式產品中。」

關於Kneron KL530 線上發表會

Kneron KL530線上產品發表會將於美西時間11月4日上午10:00-11:30 (PDT)舉行，包含全球半導體聯盟(GAS) CEO Jodi Shelton、華邦科技陳沛銘總經理、YouTube創辦人陳士駿等人均受邀演講，發表他們對於下一代邊緣運算Edge AI的看法，報名資訊 https://www.kneron.com/en/event-registration/ab29527e

關於耐能智慧（Kneron）

耐能智慧（Kneron）於 2015 年創立於美國聖地牙哥，為終端人工智慧解決方案的領導廠商，提供軟硬體整合的解決方案，包括終端裝置專用的神經網路處理器以及各種影像辨識軟體。耐能智慧將人工智慧技術深入擴展到終端設備、硬體AI晶片與軟體AI模型等，滿足大從自動駕駛、智能冰箱，小至門鈴或各式AIoT產品的需求。Kneron所提供的智能設備具備安全性、超低功耗與低成本三大優勢，致力實現「AI無處不在」的願景。Kneron 目前在聖地牙哥、台北、深圳、珠海已成立辦公室，並擁有全球客戶和合作夥伴。

Kneron 於 2017 年 11 月完成 A 輪融資，投資者包含阿里巴巴創業者基金（Alibaba Entrepreneurs Fund）、中華開發資本國際（CDIB）、奇景光電（Himax Technologies, Inc.）、高通（Qualcomm）、中科創達（Thundersoft）、紅杉資本（Sequoia Capital）的子基金Cloudatlas以及創業邦。2018 年 5 月與 2020 年 1 月，耐能分別完成由李嘉誠旗下的維港投資（Horizons Ventures）領投的 A1 輪與 A2 輪融資。截至目前為止，Kneron 獲得的融資金額累計已超過一億美元。更多關於耐能智慧的資訊，請參閱 https://www.kneron.com/en/

關於晶心科技 (Andes Technology)
晶心科技股份有限公司於2005年成立於新竹科學園區，2017年於台灣證交所上市(TWSE: 6533; SIN: US03420C2089; ISIN: US03420C1099)。晶心是RISC-V國際協會的創始首席會員，也是第一家採用RISC-V作為其第五代架構AndeStar™基礎的主流CPU供應商。為了滿足當今電子設備的苛刻要求，晶心提供了可配置性高的32/64位高效CPU核心，包含DSP，FPU，Vector，超純量(Superscalar)及多核心系列，可應用於各式SoC與應用場景。晶心並提供功能齊全的整合開發環境和全面的軟/硬體解決方案，可幫助客戶在短時間內創新其SoC設計。在2020年，Andes-Embedded™ SoC的年出貨量突破20億顆，而截至2020年底，嵌入AndesCore™的SoC累積總出貨量已超過70億顆。
更多關於晶心的資訊，請參閱晶心官網https://www.andestech.com。追蹤晶心最新消息：LinkedIn、Facebook、Weibo、Twitter、Bilibili以及YouTube。

Continue Reading耐能智慧邊緣運算晶片KL530進入量產 晶心RISC-V D25F處理器協助提升算力
共同實踐「AI 無處不在」之願景

晶心科順利發行海外存託憑證 完成首次於盧森堡發行GDR募資 並發表積極成長計畫

【台灣新竹】─ 2021年10月7日─ RISC-V 中央處理器矽智財供應商晶心科 (6533-TW) 今 (7) 日宣布，已於9月13日順利完成海外存託憑證 (GDR) 發行，於盧森堡證交所掛牌上市，新發行之海外存託憑證每單位表彰普通股 2 股，以31.78美元，折算約為每股新台幣 440 元，共發行 400 萬單位，相當於普通股 800萬股，海外募得之總金額約為1.27億美元(折合為新台幣35.17億元)。晶心科是目前唯一發行GDR募資的RISC-V CPU IP供應商，而響應本次募資之持有者主要為海外機構投資人，以長期持有為投資策略。

晶心科董事長林志明表示，本次募資的最主要目的是充實中長期營運資金，投資研發，健全產品線佈局，加重發展高階技術產品，同時也能使全球投資人能一起分享RISC-V快速成長之市場。本次募得之資金主要將運用於加速擴大產品設計中心規模，除強化現有RISC-V產品的領先外，更將因應市場急需RISC-V高階運算的解決方案，加速研發高價值之高階RISC-V CPU IP，以及整合系統晶片之軟硬體開發平台。台灣及美、加之設計中心計畫於分階段於3-5年內，招募二百位研發人才，投入開發RISC-V 下一世代之產品，以搶佔高價之高階多核CPU IP市場，增加銷售動能，應用領域包括5G、人工智慧/機器學習、HPC、ADAS、車用電子、AR/VR、區塊鏈、雲端運算、資料中心、伺服器、物聯網、MCU、儲存裝置、安防、無線裝置等大量及高速運算之市場。

根據晶心科公布2021年上半年財報資料顯示，2021上半年之較去年同期成長72.6%，其中63%之營收皆來自RISC-V，包括標準IP授權及客製運算業務，而晶心也分別以2019及2020兩年營收總成長率(對比2018)將近100%的成績，連續進入天下2020、2021之「快速成長一百強」榜單。此外，根據Counterpoint Research最新調查報告指出，隨著半導體解決方案中所需之IP技術要求更多元，純IP供應商之市場將以年複合成長率11%的持續擴大，於2025年達到86億美元的市場規模。而RISC-V因其開源優勢、極佳的功耗比、高安全性及低政治風險等因素，在IP授權市場中具有強勁成長之優勢，預計在2025年將於IoT應用、工業應用、車用等三大產業中，成長至分別占28%、12%、10%的市場佔有率，成為應用的關鍵領域，這些都是晶心市場擴大的有利發展因素。

晶心科技總經理暨技術長蘇泓萌博士表示，晶心的產品雖是硬體IP (Intellectual Property 智慧財產授權)，但和軟體公司一樣，研發人力就是腦力密集的生產線。晶心成立以來持續投入大量研發資源，專注於處理器IP系列產品的開發，這是支持晶心近年來營收屢創新高的最主要原因。為保持同樣增長動能，晶心將加速招募更多全球人才投入研發，在現有產品基礎上，創造具高價值優勢之高階產品，滿足市場對RISC-V 高階運算產品的需求，以期與市場共同成長。

展望未來十年，越來越多的國際大廠加入RISC-V陣營，擴大RISC-V市場及應用。晶心決心將繼續強化技術領先者的地位，並基於多年協助客戶導入各式產品量產之豐富經驗，於未來RISC-V CPU IP市場，幫助更多RISC-V SoC設計團隊推出產品，以實現高幅度的營收成長及獲利。

RISC-V demandRISC-V in 2025 

 

關於晶心科技
晶心科技股份有限公司於2005年成立於新竹科學園區，2017年於台灣證交所上市(TWSE:6533)。晶心是RISC-V國際協會的創始首席會員，也是第一家採用RISC-V作為其第五代架構AndeStar™基礎的主流CPU供應商。為了滿足當今電子設備的苛刻要求，晶心提供了可配置性高的32/64位高效CPU核心，包含DSP，FPU，Vector，超純量(Superscalar)及多核心系列，可應用於各式SoC與應用場景。晶心並提供功能齊全的整合開發環境和全面的軟/硬體解決方案，可幫助客戶在短時間內創新其SoC設計。在2020年，Andes-Embedded™ SoC的年出貨量突破20億顆，而截至2020年底，嵌入AndesCore™的SoC累積總出貨量已超過70億顆。
更多關於晶心的資訊，請參閱晶心官網https://www.andestech.com。追蹤晶心最新消息：LinkedIn、Facebook、Weibo、Twitter、Bilibili以及YouTube。

Continue Reading晶心科順利發行海外存託憑證 完成首次於盧森堡發行GDR募資 並發表積極成長計畫

Imperas updates Free reference model riscvOVPsimPlus with new RISC-V P (SIMD/DSP) extension and Architectural Validation Test Suites

Imperas simulation technology and reference model available for free, including test suites for basic processor hardware verification and compliance testing

Imperas press release on SIMD/DSP RISC-V P Extension

 

Oxford, United Kingdom, July 19th, 2021 — Imperas Software Ltd., the leader in RISC-V processor verification technology, announces the latest updates to riscvOVPsimPlus with support for the near ratified P extension and architectural validation test suites. The P (or Packed SIMD/DSP) extension is a significant addition to the flexibility of the modular RISC-V ISA (Instruction Set Architecture); it supports real-time data processing applications as part of the main processor pipeline without the need for the associated inefficiencies of a co-processor. For processor hardware verification, a basic test suite helps ensure implementations have a basic software level compatibility to the new P extension as a reference to the developers’ interpretation of the written specification.

riscvOVPsimPlus is a popular free ISS (Instruction Set Simulator) that is an envelope model that can be configured to cover all of the ratified RISC-V specifications and standard extensions. Also included are several Architectural Validation Test Suites, which form a basic test plan for software level compatibility within the specification definitions. The Imperas models are available as open- source and licensed under the Apache 2.0 flexible open-source license. All models, virtual platforms and example models are provided to the community via the Open Virtual Platforms website www.OVPworld.org. The Imperas commercial simulation technology and products are based on the freely available open-standard public OVP APIs.

The Imperas RISC-V architectural validation test suites are collections of tests focused on specific ISA extensions that provide basic testing of instruction execution and usage of the full range of operands with a set of representative data values. They are not a substitute for full detailed tests suites for design verification but provide detailed coverage reports of the different parts of the architectural specification tested. The currently released test suites available free on the OVP website now include P-SIMD/DSP, K-crypto, V-vector, B-bitmanip, F, D, I, M, and C.

“Flexibility within a framework of compatibility is the essential foundation of the RISC-V ISA,” said Chuanhua Chang, Andes Technology Corporation, Chair of RISC-V International P Extension Task Group. “The RISC-V P extension defines a rich set of integer SIMD/DSP instructions operating on existing integer registers to support complex data processing within the constraints of real-time applications. However, the hardware specification is just the start – adoption and success depend on the software ecosystem, which is supported with the reference models and test suites from Imperas.”

“By combining SIMD/DSP functionality within the RISC-V ISA offers the ideal balance for performance, flexibility and efficiency,” said Wei Wu, PLCT Lab, ISCAS, Vice-Chair of RISC-V International P Extension Task Group. “The Imperas RISC-V reference model provides the ideal starting point to explore and develop software algorithms based on the new RISC-V P extension.”

“The Imperas simulation technology and RISC-V reference models are in active use in some of the most complex RISC-V verification projects,” said Simon Davidmann, CEO at Imperas Software Ltd. “RISC-V is changing the design process as new design exploration can start without many of the traditional barriers. The adoption of riscvOVPsimPlus with the new RISC-V P extension support helps provide clarification of the specification boundary as a useful guideline for innovation in new processor designs.”

 

About RISC-V Processor Verification IP

The free riscvOVPsimPlus package including the test suites and functional coverage analysis are now available on OVPworld at www.ovpworld.org/riscvOVPsimPlus.The riscvOVPsimPlus solution is an entry ramp for development and verification and includes a proprietary freeware license from Imperas, which covers free commercial use as well as academic use. The simulator package also includes a complete open-source model licensed under the Apache 2.0 license.

The RISC-V processor Verification IP, example test benches and any customer-specific test suites are Imperas commercial solutions. Imperas also provides solutions for developers of more advanced RISC-V designs, who need multicore, or custom instruction support and advanced verification techniques. Imperas also offers a rich library of models for virtual platforms as used in early software development and hardware verification, including methodologies around continuous integration and regression using ‘virtual’ test farms, plus support for hybrid verification platforms with hardware emulators provided by Cadence Palladium, Siemens EDA Veloce, and Synopsys Zebu.

The Imperas simulation technology and reference models support the full spectrum of RISC-V processor verification requirements from a basic functional test, routine specification compliance, coverage driven verification, right through to the latest step-and-compare flows. The step-and- compare methods used for complex designs cover both asynchronous events and also, when integrated into a UVM SystemVerilog test bench, provide a seamless environment for efficient debug and analysis. To learn more about the options for RISC-V verification, visit www.imperas.com/riscv.

About Imperas

Imperas is the leading provider of RISC-V processor models, hardware design verification solutions, and virtual prototypes for software simulation. Imperas, along with Open Virtual Platforms (OVP), promotes open source model availability for a spectrum of processors, IP vendors, CPU architectures, system IP and reference platform models of processors and systems ranging from simple single core bare metal platforms to full heterogeneous multicore systems booting SMP Linux. All models are available from Imperas at www.imperas.com and the Open Virtual Platforms (OVP) website.

For more information about Imperas, please see www.imperas.com. Follow Imperas on LinkedIn, twitter @ImperasSoftware and YouTube.

 

Continue ReadingImperas updates Free reference model riscvOVPsimPlus with new RISC-V P (SIMD/DSP) extension and Architectural Validation Test Suites

Andes certifies Imperas RISC-V Reference Models for the new RISC-V P (SIMD/DSP) extension

Imperas simulation technology and RISC-V reference models updated to cover the RISC-V P Extension for SoC architecture exploration and early software development

Andes Certifies Imperas RISC-V Reference Models For The New RISC-V P (SIMD/DSP) Extension

Oxford, United Kingdom, July 12th, 2021 — Imperas Software Ltd., the leader in virtual platforms and high-performance software simulation, today announced that Andes Technology Corp., a leading supplier of performance-efficient and extensible 32/64-bit RISC-V CPU cores and a Founding Premier member of the RISC-V International Association, has certified the Imperas reference models for the complete range of Andes IP cores with the new RISC-V P extension. Developers can now use the Imperas reference models to evaluate multicore design configuration options for SoC architecture exploration.

The open standard RISC-V ISA (Instruction Set Architecture) has a modular structure based on multiple independent extensions that offer dedicated and enhanced functionality to optimize a processor for the target application. The new SIMD/DSP extension, designated as ‘P’ in the specification description, supports efficient data processing applications and real-time requirements. The RISC-V International P Extension Task Group is in the final stages of submitting the specification to the official ratification process, which is expected to be completed within H2 2021.

The Imperas simulation technology enables fast and accurate virtual platforms that are central to modern SoC design and embedded software development. Working with lead customers, the Imperas models of the Andes cores have already been used for commercial projects, which are now implemented in silicon.

Optimizing a multicore design is one of the most challenging design tasks. Multiple independent processing units interacting with each other plus shared peripherals together with real-time processing tasks supporting a mix of OS/RTOS running firmware and application software. SoC architecture exploration allows a full evaluation of software running before the final decision and configuration of the hardware options. These virtual prototypes also support early software development, often many months before silicon prototypes are available. For final software testing, a virtual platform allows the actual binary code to be verified with access and visibility not available in real hardware or without compromising the software under test with additional test code.

“RISC-V is more than an ISA specification, it is a framework of flexibility; the real value is in the extensions and options available for processor core implementations,” said Dr. Charlie Su, President and CTO at Andes Technology Corp. “The RISC-V P extension within the Andes cores addresses the key real-time requirements in SIMD/DSP computations for new markets in audio/speech, IoT, tinyML and edge devices. Together with the Andes certified Imperas reference models, SoC developers can explore the next generation domain-specific solutions.”

“Embedded development depends on the optimized balance between hardware resources and software applications,” said Simon Davidmann, CEO at Imperas Software Ltd. “With the Imperas golden reference models, developers can explore full software development for all the Andes cores, including the new RISC-V P extension and Andes ACE custom instructions.”


About Andes Technology
Sixteen years in business and a Founding Premier member of RISC-V International, Andes is a leading supplier of high-performance/low-power 32/64-bit embedded processor IP solutions, and a main force to take RISC-V mainstream. Andes’ fifth-generation AndeStar™ architecture adopted the RISC-V as the base. Its V5 RISC-V CPU families range from tiny 32-bit cores to advanced 64-bit cores with DSP, FPU, Vector, Linux, superscalar, and/or multicore capabilities. The annual volume of Andes-Embedded SoCs has exceeded 2 billion since 2020, and the cumulative volume has reached 7 billion. For more information, please visit https://www.andestech.com. Follow Andes on LinkedIn, Twitter, Facebook and YouTube!

About Imperas
Imperas is the leading provider of RISC-V processor models, hardware design verification solutions, and virtual prototypes for software simulation. Imperas, along with Open Virtual Platforms (OVP), promotes open source model availability for a spectrum of processors, IP vendors, CPU architectures, system IP and reference platform models of processors and systems ranging from simple single core bare metal platforms to full heterogeneous multicore systems booting SMP Linux. All models are available from Imperas at www.imperas.com and the Open Virtual Platforms (OVP) website.

For more information about Imperas, please see www.imperas.com. Follow Imperas on LinkedIn, twitter @ImperasSoftware and YouTube.

Continue ReadingAndes certifies Imperas RISC-V Reference Models for the new RISC-V P (SIMD/DSP) extension

晶心科技宣布AndeSight™ IDE v5.0新升級：全方位軟體解決方案加速RISC-V AI與IoT應用開發

新聞摘要:

  • AndeSight™ IDE v5.0將於2021年6月發布
  • 介紹AndeSight™ IDE v5.0對於AI和IoT應用程序開發的新功能與產品亮點，包括：RISC-V DSP/SIMD和Vector處理器擴展指令的軟體工具和套件；處理器管線分析工具 AndesClarity™；偵錯腳本與自動化；多核心處理器偵錯工具；神經網路計算函式庫；Linux LTS v5.4；FreeRTOS與Zephyr

【台灣新竹】— 2021年04月26日— 32及64位元高效能、低功耗RISC-V CPU處理器核心領導供應商、RISC-V國際協會(RISC-V International)創始首席會員晶心科技(TWSE: 6533)，宣布了AndeSight™ IDE v5.0的升級發布，將增強多項創新與實用的功能，加速RISC-V AI和IoT軟體應用開發。

AI與IoT應用遍地開花，相關產品需求不僅要效能好、效率高、低功耗，以支持AI運算力的需求與終端佈署，還要能快速推出新產品，以即時反應快速變化的市場需求。AndeSight™ IDE v5.0針對這些問題推出了多項新功能，並為用戶帶來了更佳的執行效能並增進開發效率。

AI計算的核心：RISC-V DSP / SIMD處理器指令擴展（RVP）、向量處理器指令擴展（RVV）以及對應的開發工具和軟體套件

RVP的指令設計解決了小規模資料計算與功耗之間的平衡問題。通過提供簡潔的SIMD（單指令多資料）和DSP（數位信號處理）功能，它為TinyML與AIoT在終端設備上提供了非常有競爭力的基礎。RVV則應用於大規模的資料計算，無論是在終端設備還是在數據中心，它都能為通用的AI，神經網路和資料處理提供了非常強大的擴展性、高效率及計算效能。

為了發揮強大的處理器指令擴展效能，一個簡潔易用的程式設計模型至關重要。AndeSight™ IDE v5.0支持RISC-V標準的RVP和RVV工具鏈，搭配高度優化的DSP與Vector計算函式庫，intrinsic functions以及多個向量程式設計的範例代碼。其中一個關鍵的優勢為軟體開發人員可以完全使用C語言，更有效率的使用intrinsic functions與優化的計算函式庫來構建應用程序，免於撰寫容易出錯的組合語言，並達到與手工組合語言開發所相匹配的效能。

進一步要善用處理器的計算能力並獲得最終的效能，還需要使用到處理器管線的分析工具。AndesClarity™視覺化了處理器的性能和資源瓶頸，如資料相依等所導致的處理器管線停頓，在AndesClarity™下都可以清晰地呈現出來，並指示出相關的程式碼、指令代碼和硬體功能單元。

此外，晶心科技提供了Andes NN Library，大大地加速了神經網路算法的開發。對應MobileNet-v1神經網路模型，RISC-V向量處理器擴展在半精度浮點，512位元向量寬與256位元SIMD寬度下，實現了對於RISC-V標準基礎指令集的66倍加速。Andes NN Library也可以與TensorFlow Lite for Microcontroller整合，所有的內建神經網路模型都能在開發版上正確執行。

使用AndeSight™ IDE強大的軟體工具來開發最新的RTOS和Linux應用程式

AndeSight™ IDE v5.0支持Linux LTS（Long-Term Support）v5.4，以及最常用的RTOS，FreeRTOS和Zephyr。晶心科技Linux內核已經通過LTP（Linux Test Project）進行了驗證，包含Linux設備驅動程式，可以在Andes開發板上運行Fedora或Debian Linux發行版。此外，為了提供較小的Linux映像代碼於嵌入式應用，除了64位元之外還支持RISC-V 32位元處理器。 晶心科技FreeRTOS也通過AWS Qualification Program for RTOS，由AWS（Amazon Web Service）官方驗證在微控制器開發板上的整合。晶心科技Zephyr支持SMP（Symmetric Multi-Processing），並已通過Andes RISC-V多核心處理器的驗證。藉由以上底層基礎軟體支持，開發人員只需專注於應用程式本身。AndeSight™ IDE v5.0支持Linux LTS（Long-Term Support）v5.4及最常用的RTOS，FreeRTOS和Zephyr。

為了大幅提高偵錯的效率，AndeSight™ IDE推出了強大的腳本工具，和多處理器分組功能。AndeSight™ scripting讓開發人員可以記錄其圖形介面整合開發環境的操作，並在另一個環境上重現，這樣可以大量節省複製問題的時間。與GDB Python scripts功能類似，使用者可以使用Python語言來自動化和擴展偵錯的能力。Core Grouping則讓用戶除了可以針對各個處理器使用各自的編譯和偵錯設定外，還可以同時將偵錯命令發送到不同組使用者指定的處理器。

AndeSight™ IDE v5.0仍然沿承了累積16年的豐富功能，包括性能出色的工具鏈、人工優化的標準C標準函式庫、AndeSim™近週期精確（cycle accuracy）的模擬器、易於使用與上手的性能分析工具、virtual hosting、RTOS awareness以及多樣的應用範例展示與參考代碼。 

「我們很高興宣布AndeSight™ IDE v5.0已準備好發布。AndeSight™ IDE v5.0是晶心科技在RISC-V軟體解決方案的新里程碑，它是我們為RISC-V社群提供的最新產品，並期待它能把RISC-V SoC的開發提升到一個新的水平，」晶心科技總經理暨技術長蘇泓萌博士說。「高效率的工具和優化的軟體套件是處理器發揮出色效能的重要一環。如果沒有對應的軟體解決方案，處理器將無法高效率的運作並表現出色。晶心科技將會繼續投入於RISC-V軟體解決方案，並堅定持續為RISC-V社群帶來最佳的RISC-V處理器性能。」

AndeSight™ IDE v5.0預計將於2021年6月發布。有關AndeSight™更多詳細功能介紹，請於下方連結註冊Andes Webinar，“Andes軟體解決方案加速RISC-V AI與IoT應用開發”，02:00 PM (GMT+8) 4月28日 星期三（http://www.andestech.com/tw/webinar_tw/）

Continue Reading晶心科技宣布AndeSight™ IDE v5.0新升級：全方位軟體解決方案加速RISC-V AI與IoT應用開發